

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

BAKALÁŘSKÁ PRÁCE



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

**FAKULTA ELEKTROTECHNIKY
A KOMUNIKAČNÍCH TECHNOLOGIÍ**

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

ÚSTAV MIKROELEKTRONIKY

DEPARTMENT OF MICROELECTRONICS

**NÁVRH EXTRÉMNĚ NÍZKONAPĚŤOVÉHO OPERAČNÍHO
ZESILOVAČE**

DESIGN OF LOW-VOLTAGE OPERATIONAL AMPLIFIER

BAKALÁŘSKÁ PRÁCE

BACHELOR'S THESIS

AUTOR PRÁCE

AUTHOR

Jan Sysel

VEDOUCÍ PRÁCE

SUPERVISOR

prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

BRNO 2021

Bakalářská práce

bakalářský studijní program **Mikroelektronika a technologie**

Ústav mikroelektroniky

Student: Jan Sysel

ID: 211238

Ročník: 3

Akademický rok: 2020/21

NÁZEV TÉMATU:

Návrh extrémně nízkonapětového operačního zesilovače

POKYNY PRO VYPRACOVÁNÍ:

Seznamte se s vlastnostmi operačních zesilovačů pracujících s extrémně nízkým napájecím napětím a s nízkou spotřebou, vhodných pro energy harvesting aplikace. Cílové napájecí napětí je v rozmezí 0,5 V až 0,3 V a výkonová spotřeba v řádech desítek nanowattů. Navrhněte strukturu CMOS a proveďte simulace v programu PSpice/Cadence. Zohledněte přitom nároky na parametry, které jsou na tyto zesilovače kladeny.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce

Termín zadání: 8.2.2021

Termín odevzdání: 3.6.2021

Vedoucí práce: prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

doc. Ing. Jiří Háze, Ph.D.
předseda rady studijního programu

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Abstrakt

Tato práce se zabývá návrhem operačního zesilovače s extrémně nízkým napájecím napětím a nízkou spotřebou. V teoretické části je představena teorie zabývající se strukturou a návrhem operačního zesilovače. V následující části jsou popsány návrhové metody vhodné k realizaci nízkonapěťových obvodů. V další části byly navrženy dva operační zesilovače s použitím nízkonapěťových metod. Vlastnosti těchto operačních zesilovačů byly poté ověřeny simulacemi.

Klíčová slova

CMOS, operační zesilovač, oblast slabé inverze, nízké napětí, nízký příkon, tranzistor řízený substrátem

Abstract

This work deals with the design of operational amplifier with extremely low supply voltage and low power consumption. In the theoretical part is presented theory dealing with the structure and design of operational amplifier. In the following part are described design methods suitable for realization of low-voltage circuits. In the next part were designed two operational amplifiers using low-voltage design methods. Properties of these operational amplifiers were then tested by simulations.

Key words

CMOS, operational amplifier, weak inversion region, low-voltage, low-power, bulk-driven transistor

Bibliografická citace

SYSEL, Jan. *Návrh extrémně nízkonapěťového operačního zesilovače* [online]. Brno, 2021 [cit. 2021-05-20]. Dostupné z: <https://www.vutbr.cz/studenti/zav-prace/detail/134680>. Bakalářská práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav mikroelektroniky. Vedoucí práce Fabian Khateb.

Prohlášení autora o původnosti díla

Jméno a příjmení studenta:	<i>Jan Sysel</i>
VUT ID studenta:	<i>211238</i>
Typ práce:	<i>Bakalářská práce</i>
Akademický rok:	<i>2020/21</i>
Téma závěrečné práce:	<i>Návrh extrémně nízkonapětového operačního zesilovače</i>

Prohlašuji, že svou závěrečnou práci jsem vypracoval samostatně pod vedením vedoucí/ho závěrečné práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené závěrečné práce dále prohlašuji, že v souvislosti s vytvořením této závěrečné práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

V Brně dne: 3. června 2021

podpis autora

Poděkování

Děkuji vedoucímu bakalářské práce prof. Ing. et Ing. Fabianu Khatebovi, Ph.D et Ph.D za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování projektu.

V Brně dne **3. června 2021**

.....
podpis autora

Obsah

Seznam obrázků.....	9
Seznam tabulek.....	11
Úvod.....	12
1. Tranzistor MOSFET.....	13
1.1 Struktura.....	13
1.2 Oblast slabé inverze	13
1.3 Oblast silné inverze	15
2. Operační zesilovač.....	16
2.1 Zakladní parametry operačního zesilovače.....	16
2.2 Základní stavební bloky operačního zesilovače.....	19
2.2.1 Proudové zrcadlo	19
2.2.2 Jednoduchý zesilovač	19
2.2.3 Diferenční pár	20
2.3 Struktura operačního zesilovače	21
2.4 Parametry dvoustupňového OTA.....	22
2.4.1 Frekvenční odezva a kompenzace	22
2.4.2 Vstupní napěťová nesymetrie	23
3. Techniky pro nízkonapěťové obvody.....	24
3.1 Rail-to-rail diferenční stupeň	24
3.2 Bulk-driven tranzistor	25
3.3 Floating-gate	26
3.4 Quasi-floating-gate.....	27
3.5 Flipped voltage follower	28
3.6 Stupeň ve třídě AB.....	29
3.6.1 Biasing pomocí substrátu.....	29
3.6.2 Biasing pomocí quasi-floating-gate	30
.....	30
3.7 Stupeň se zápornou konduktancí.....	31
3.8 Nízkonapěťový cross bulk-driven diferenční stupeň	32
3.9 Threshold Voltage Tuning	33
3.10 Asymetrický self-cascode tranzistor	34
4. Návrh nízkonapěťového operačního zesilovače.....	35

4.1	Návrh operačního zesilovače s FVF diferenčním stupněm.....	35
4.2	Simulace navrženého operačního zesilovače s FVF diferenčním stupněm	38
4.3	Návrh operačního zesilovače se zápornou konduktancí	45
4.4	Simulace navrženého operačního zesilovače se zápornou konduktancí	47
	Závěr.....	52
	literatura.....	53
	Seznam symbolů a zkratk	55

SEZNAM OBRÁZKŮ

Obrázek 1: Struktura tranzistoru NMOS [5].....	13
Obrázek 2: Výstupní charakteristika tranzistoru NMOS ve slabé inverzi [5]	14
Obrázek 3: Výstupní charakteristika tranzistoru NMOS v silné inverzi [4].....	15
Obrázek 4: Schematická značka operačního zesilovače [1]	16
Obrázek 5: Jednoduché proudové zrcadlo s tranzistorem NMOS [6]	19
Obrázek 6: Jednoduchý zesilovač se vstupním tranzistorem NMOS [6]	20
Obrázek 7: Diferenční pár s tranzistorem NMOS [6].....	20
Obrázek 8: Diagram operačního zesilovače [6].....	21
Obrázek 9: Schéma dvoustupňového OTA [6].....	21
Obrázek 10: Malosignálový model nekompenzovaného OTA [5].....	22
Obrázek 11: Rail-to-rail diferenční stupeň s vyznačeným vstupním napětovým rozsahem [7].....	24
Obrázek 12: Zesilovač se společným sourcem a) řízený hradlem b) řízený substrátem [2]	25
Obrázek 13: Tranzistor s plovoucím hradlem a) schématická značka b) ekvivalentní zapojení [2]	26
Obrázek 14: Tranzistor s QFG	27
Obrázek 15: Napětový sledovač a) se společným drainem b) v konfiguraci FVF [9] ...	28
Obrázek 16: Diferenční pár v konfiguraci FVF [9]	28
Obrázek 17: Jednoduché zapojení pro stupeň ve třídě AB [10]	29
Obrázek 18: Stupeň ve třídě AB s biasováním pomocí substrátu [10]	29
Obrázek 19: Zjednodušené schéma biasovacího obvodu založené na zpětné vazbě [10]	30
Obrázek 20: Stupeň ve třídě AB a) Zjednodušený model b) Realizace pomocí QFG [12]	30
Obrázek 21: Zesilovač s rezistorem se zápornou konduktancí a) schéma b) malosignálový model [13].....	31
Obrázek 22: Diferenční stupeň se zápornou konduktancí [13].....	32
Obrázek 23: Nízkonapětový diferenční stupeň [14]	33
Obrázek 24: Metoda modifikace prahového napětí a) princip metody b) implementace pomocí spínaných kapacitorů [15]	33
Obrázek 25: Vnitřní zapojení asymetrického self-cascode tranzistoru NMOS [16].....	34
Obrázek 26: Struktura operačního zesilovače s FVF diferenčním stupněm	35
Obrázek 27: Výsledek DC převodní charakteristiky operačního zesilovače s FVF jako sledovač	38
Obrázek 28: Časový průběh harmonické signálu na sledovači u operačního zesilovače s FVF.....	38
Obrázek 29: Zapojení pro simulace frekvenční přenosové charakteristiky	39
Obrázek 30: Frekvenční přenosová charakteristika operačního zesilovače s FVF	39
Obrázek 31: Simulace skokové změny na sledovači u operačního zesilovače s FVF.....	40
Obrázek 32: Schéma pro simulace zesílení a) souhlasného signálu b) zvlnění napájecího napětí	40

<i>Obrázek 33: Odsimulovaná hodnota parametrů CMRR a PSRR</i>	<i>41</i>
<i>Obrázek 34: Histogram systematického offsetu analýzy Monte Carlo</i>	<i>41</i>
<i>Obrázek 35: Průběhy MC frekvenční přenosové charakteristiky, operační zesilovač s FVF</i>	<i>42</i>
<i>Obrázek 36: Histogram stejnosměrného zesílení analýzy Monte Carlo</i>	<i>42</i>
<i>Obrázek 37: Výsledek teplotní analýzy frekvenčního přenosu, operační zesilovač s FVF</i>	<i>43</i>
<i>Obrázek 38: Proudů v jednotlivých stupních v závislosti na teplotě, operační zesilovač s FVF</i>	<i>43</i>
<i>Obrázek 39: Závislost systematického offsetu na teplotě, operační zesilovač s FVF</i>	<i>44</i>
<i>Obrázek 40: Zapojení operačního zesilovače se zápornou konduktancí</i>	<i>45</i>
<i>Obrázek 41: Výsledek stejnosměrné převodní charakteristiky operačního zesilovače se zápornou konduktancí jako sledovač</i>	<i>47</i>
<i>Obrázek 42: Časový průběh harmonického signálu na sledovači operačního zesilovače se zápornou konduktancí</i>	<i>47</i>
<i>Obrázek 43: Výsledky frekvenční přenosové charakteristiky operačního zesilovače se zápornou konduktancí</i>	<i>48</i>
<i>Obrázek 44: Skokový signál na sledovači operačního zesilovače se zápornou konduktancí</i>	<i>48</i>
<i>Obrázek 45: Výsledky CMRR a PSRR u operačního zesilovače se zápornou konduktancí</i>	<i>49</i>
<i>Obrázek 46: Histogram systematického offsetu operačního zesilovače se zápornou konduktancí</i>	<i>49</i>
<i>Obrázek 47: Frekvenční přenosová charakteristika analýzy MC operačního zesilovače se zápornou konduktancí</i>	<i>50</i>
<i>Obrázek 48: Výsledek teplotní analýzy frekvenčního přenosu operačního zesilovače se zápornou konduktancí</i>	<i>51</i>
<i>Obrázek 49: Velikosti proudů v jednotlivých stupních v závislosti na teplotě operačního zesilovače se zápornou konduktancí</i>	<i>51</i>
<i>Obrázek 50: Závislost systematického offsetu v závislosti na teplotě u operačního zesilovače se zápornou konduktancí</i>	<i>51</i>

SEZNAM TABULEK

<i>Tabulka 1: Navržené rozměry tranzistorů operačního zesilovače s FVF</i>	<i>37</i>
<i>Tabulka 2: Navržené kapacitory operačního zesilovače s FVF</i>	<i>37</i>
<i>Tabulka 3: Shrnuté výsledky analýzy Monte Carlo operačního zesilovače s FVF</i>	<i>42</i>
<i>Tabulka 4: Navržené rozměry tranzistorů operačního zesilovače se zápornou konduktancí</i>	<i>46</i>
<i>Tabulka 5: Shrnuté výsledky analýzy Monte Carlo operačního zesilovače se zápornou konduktancí</i>	<i>50</i>
<i>Tabulka 6: Výsledky navržených operačních zesilovačů</i>	<i>52</i>

ÚVOD

Operační zesilovače dnes patří mezi nejpoužívanější analogové elektronické součástky a lze je nalézt v aplikacích jakou jsou aktivní filtry, zesilovače, oscilátory, přesné usměrňovače, výkonové regulátory, časovače, A/D převodníky a mnoha dalších použitích [1]. Současným trendem v elektronice je miniaturizace a zvyšování hustoty integrace integrovaných obvodů. Dalším důvodem miniaturizace je minimalizace spotřeby. Vlivem velkého množství obvodových prvků na čipu vzniká také velké množství tepla, čip však dokáže uchladit jen omezené množství tohoto tepla a je tak snahou redukovat množství vyzařené energie. Existuje také mnoho aplikací, kde výměna baterií je nepraktická, či nemožná. Proto tyto aplikace vyžadují obnovitelný zdroj energie, který by získával energii z okolního prostředí k napájení elektronických obvodů nebo dobíjení akumulátoru [2].


Největší problém u nízkonapěťových obvodů představuje prahové napětí tranzistoru. Při snižování napájecího napětí se prahové napětí tranzistoru nesnižuje do stejné míry a již se neočekává jeho značné snižování, což představuje značný problém pro klasické návrhové metody analogových obvodů. Proto může být v těchto případech výhodnější použít některé z nekonvenčních návrhových metod, kde je prahové napětí tranzistoru odstraněno nebo sníženo. Zpravidla však využití těchto technik má negativní vliv na samotné tranzistory a vlastnosti obvodu [2].

I přes zmíněné nedostatky tyto nízkonapěťové operační zesilovače mají využití především v biomedicínských aplikacích, kde frekvence biosignálů dosahuje až jednotek kHz, maximálně do 10 kHz. Velmi žádoucí je také rail-to-rail vstupní napěťový rozsah [3] [4]. Další oblastí použití těchto obvodů je přenosná elektronika, kde velmi nízké napájecí napětí umožňuje snížit jejich spotřebu a prodloužit tak životnost baterie [4]. Tato práce se zabývá návrhem operačního zesilovače, který lze použít v biomedicínských aplikacích a přenosné elektronice při zpracování analogových signálů.

1. TRANZISTOR MOSFET

1.1 Struktura

Tranzistor MOSFET (Metal Oxide Semiconductor Field Effect Transistor) je tranzistor, který je tvořen dvěma silně dopovanými regiony stejného typu polovodiče označovanými drain (D) a source (S) nanesenými na opačný typ polovodičového substrátu. Jeho struktura je zobrazena na obrázku 1. Vodivost tranzistoru je řízena elektrickým polem přivedeným mezi hradlo, neboli gate (G) a source. Hradlo gate je od zbytku tranzistoru izolováno vrstvou izolantu, zpravidla oxidu křemíku. Na tranzistoru také může být vyveden kontakt na substrát, neboli bulk (B). Jeli drain a source tvořen polovodičem typu N, jedná se o NMOS, v opačném případě o PMOS [5].



Obrázek 1: Struktura tranzistoru NMOS [5]

Důležitý parametr tranzistoru je transkonduktance. Vyjadřuje změnu výstupního proudu vzhledem ke změně řídicího napětí a je dána vztahem

$$g_m = \frac{\partial I_D}{\partial U_{GS}}, \quad (1.1)$$

kde I_D je výstupní proud tranzistoru a U_{GS} je řídicí napětí mezi hradlem gate a source [5].

1.2 Oblast slabé inverze

Pohybuje-li se řídicí napětí pod tzv. prahovým napětím označovaným U_{TH} , ale dostatečně vysoko k vytvoření depleční oblasti na povrchu izolantu, operuje tranzistor ve slabé inverzi. Ve slabé inverzi se tranzistor chová jako bipolární tranzistor, kde source má funkci emitoru, substrát má funkci báze a drain má funkci kolektoru. Zvýšení řídicího napětí má za následek snížení závěrného napětí na přechodu source-substrát (emitor-báze) a exponenciální zvýšení koncentrace minoritních nosičů náboje v substrátu (bázi). Přivedené řídicí napětí je rozloženo na napětíovém děliči tvořeného kacími oxidové vrstvy a depleční oblasti. Změna potenciálu na substrátu je řízena napětím na hradle a platí

$$\frac{d\psi_s}{dU_{GS}} = \frac{C_{ox}}{C_{js} + C_{ox}} = \frac{1}{n}, \quad (1.2)$$

kde ψ_s je potenciál na substrátu, C_{ox} je kapacita oxidové vrstvy, C_{js} je kapacita depletiční oblasti a n je parametr sklonu [5].

Proud tranzistorem je ve slabé inverzi dán vztahem

$$I_D = I_t \frac{W}{L} e^{\frac{U_{GS}-U_{TH}}{nU_T}} \left(1 - e^{-\frac{U_{DS}}{U_T}} \right), \quad (1.3)$$

kde I_t je proud určený procesními parametry, U_T je termoelektrické napětí, U_{TH} je prahové napětí, W je šířka hradla gate a L je délka hradla gate mezi drainem a sourcem [5]. Jeli dále splněna podmínka

$$U_{DS} \geq 3 \cdot U_T, \quad (1.4)$$


bude velikost výstupního proudu tranzistoru téměř konstantní a nezávislá na napětí mezi drainem a sourcem, což naznačuje výstupní charakteristika tranzistoru ve slabé inverzi na obrázku 2. Napětí U_{TH} je konstanta, kterou lze v exponentu vyčíslit, čímž lze vztah (1.3) zjednodušit na [5]

$$I_D = I_{D0} \frac{W}{L} e^{\frac{U_{GS}}{nU_T}}. \quad (1.5)$$

Pro transkonduktance tranzistoru ve slabé inverzi platí

$$g_m = \frac{I_D}{nU_T} = \frac{I_D}{U_T} \cdot \frac{C_{ox}}{C_{js} + C_{ox}}, \quad (1.6)$$

z čehož vyplývá, že transkonduktance tranzistoru MOSFET ve slabé inverzi je lineárně závislá na procházejícím proudu jako u bipolárního tranzistoru. Transkonduktance ve slabé inverzi je oproti ostatním režimům nejnižší, je však nejvyšší vzhledem k výstupnímu proudu tranzistoru [5].



Obrázek 2: Výstupní charakteristika tranzistoru NMOS ve slabé inverzi [5]

1.3 Oblast silné inverze

Pokud řídicí napětí překročí hodnotu prahového napětí tranzistor přejde do tzv. režimu silné inverze a jeli dále splněna podmínka

$$U_{DS} < U_{GS} - U_{TH}, \quad (1.7)$$

nachází se tranzistor v lineární oblasti (neboli režimu triody). Mezi drainem a sourcem vznikne inverzní vodivá vrstva umožňující průchod elektrického proudu mezi těmito elektrodami. V této oblasti se tranzistor chová jako rezistor řízený elektrickým polem, jehož výstupní proud je lineárně závislý na řídicím napětí a platí

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(U_{GS} - U_{TH}) U_{DS} - \frac{U_{DS}^2}{2} \right], \quad (1.8)$$

kde μ_n je mobilita nosičů náboje a C_{ox} je kapacita oxidové vrstvy. Ze vztahů (1.1) a (1.8) lze odvodit transkonduktanci tranzistoru v lineárním režimu na [5]


$$g_m = \mu_n C_{ox} \frac{W}{L} U_{DS}. \quad (1.9)$$

V případě překročení podmínky (1.7) dojde ke zkrácení efektivní délky vodivého kanálu a tranzistor přechází do režimu saturace. Výstupní proud v saturaci je téměř konstantní, mírný nárůst je způsoben přítomností depletiční oblasti mezi koncem efektivní délky kanálu a drainem, to je pak zobrazeno na obrázku 3. Pro proud v saturaci platí

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (U_{GS} - U_{TH})^2 (1 + \lambda U_{DS}), \quad (1.10)$$

kde λ vyjadřuje modulaci délky kanálu. Z rovnic (1.1) a (1.10) lze následně odvodit transkonduktanci tranzistoru v režimu saturace, jenž při zanedbání vlivu modulace délky kanálu je dána vztahem [5]


$$g_m = \frac{2I_D}{U_{GS} - U_{TH}}. \quad (1.11)$$



Obrázek 3: Výstupní charakteristika tranzistoru NMOS v silné inverzi [4]

2. OPERAČNÍ ZESILOVAČ

Operační zesilovač (zkráceně OZ) je analogový elektronický obvod, který má dva vstupy (invertující značený jako – a neinvertující značený jako +) a obvykle jeden výstup. Na obrázku 4 je uvedena schématická značka. Úkolem OZ je zesílit rozdíl napětí mezi vstupními svorkami (také označované jako diferenční napětí). Protože je však zesílení OZ v otevřené smyčce (tj. bez zpětné vazby) relativně velké, používá se právě zpětnovazební smyčky k jeho snížení a přesnému nastavení [1].



Obrázek 4: Schématická značka operačního zesilovače [1]

2.1 Zakladní parametry operačního zesilovače

- diferenční zesílení

Diferenční zesílení je dáno poměrem mezi napětím výstupním a diferenčním. U ideálního OZ je diferenční zesílení nekonečné, zatímco u reálného se jeho hodnota obvykle pohybuje v rozsahu 80 dB až 120 dB. Pro diferenční zesílení platí vztah [1]

$$A_{OL} = \frac{U_{OUT}}{U_d}. \quad (2.1)$$

- rozsah vstupního souhlasného napětí

Označován jako ICMR (Input Common-Mode Range) je parametr udávající rozsah vstupního souhlasného napětí, při kterém nedochází k nežádoucím změnám vlastností OZ, především jeho diferenčního zesílení. U ideálního OZ je ICMR celý rozsah napájecího napětí, reálné OZ, které se této vlastnosti blíží, jsou označovány jako rail-to-rail [6].

- výstupní dynamický rozsah

Výstupní napětí OZ je limitováno tzv. saturačním napětím – napětím, které nemůže výstupní napětí OZ překročit. Výstupní dynamický rozsah pak určuje rozsah výstupního napětí, které je OZ schopen dodat na výstup, to je zpravidla omezeno minimálními úbytky napětí na tranzistorech ve výstupním stupni. Výstupní dynamický rozsah blížící se rozsahu napájecího napětí je typická vlastnost pro OZ typu rail-to-rail [1].

Pro velikost výstupního dynamického rozsahu platí [1]

$$U_{OUT}(max) = U_{max} - U_{min}. \quad (2.2)$$

- **vstupní napět'ová nesymetrie**

Označován také jako vstupní offset je hodnota diferenčního napět'í, při kterém je výstupní napětí nulové. Ideální OZ má napět'ovou nesymetrii nulovou, u reálného se většinou pohybuje do 10 mV [6].

- **rychlost přeběhu**

Neboli SR (Slew Rate) je parametr udávající maximální změnu výstupního napětí vzhledem k časovému intervalu pro její dosažení. U ideálního OZ je napět'ová změna stejně rychlá jako změna na vstupu, rychlost přeběhu je tedy nekonečná, u reálných OZ nabývá hodnot obvykle jednotek volt za mikrosekundu. Pro rychlost přeběhu platí vztah [1]

$$SR = \frac{\Delta U_{OUT}}{\Delta t}. \quad (2.3)$$

- **vstupní a výstupní impedance**

Čím vyšší je vstupní impedance OZ, tím nižší je vstupní proud a vstupní napětí je méně ovlivněno úbytky napětí na přívodních cestách a výstupních impedancích předchozích obvodů, ideální vstupní impedance je tedy nekonečná. Výstupní impedance OZ je ideálně nulová, to zajišťuje neomezený výstupní proud a nulový úbytek na výstupu OZ. U reálných OZ obvykle dosahuje vstupní impedance hodnot stovek k Ω až jednotek M Ω , zatímco výstupní impedance řádově jednotky až desítky Ω [1].

- **šířka pásma a tranzitní frekvence**

Se zvyšující se frekvencí se snižuje diferenční zesílení OZ. Frekvence při které se zesílení sníží o 3 dB se nazývá jako šířka pásma, neboli BW (Bandwidth). Při dalším zvyšování frekvence se diferenční zesílení snižuje rychlostí 20 dB/dek. Frekvence při dosažení jednotkového zesílení, tedy 0 dB, se nazývá tranzitní frekvence, neboli GBW (Gain-Bandwidth Product) a mezi BW a GBW platí vztah

$$GBW = A_{OL} \cdot BW, \quad (2.4)$$

kde A_{OL} je v tomto případě diferenční zesílení stejnosměrného napětí. Šířka pásma u reálných OZ se pohybuje řádově v jednotkách Hz a tranzitní frekvence od desítek kHz až do stovek MHz [1].

- **fázová rezerva**

Při zvyšování frekvence je výstupní signál OZ zpožděn za vstupním signálem, a protože je OZ často zapojen do zpětné vazby, může výstupní signál způsobit kladnou zpětnou vazbu, čímž lze způsobit rozkmitání OZ. Fázová rezerva má zásadní vliv k zamezení tohoto jevu a je dána rozdílem fázového posunu mezi body GBW a frekvencí s fázovým posunem o 180°. Obecně je vyžadována fázová rezerva alespoň 60° [6].

- **činitel potlačení souhlasného signálu**

Skutečný OZ nezesiluje pouze diferenční napětí ale i souhlasné. Činitel potlačení souhlasného signálu, neboli CMRR (Common-Mode Rejection Ratio) popisuje míru potlačení souhlasného zesílení a je dán vztahem

$$CMRR = \frac{A_{OL}}{A_{CM}}, \quad (2.5)$$

kde A_{CM} značí souhlasné zesílení [1].

- **činitel potlačení zvlnění napájecího napětí**

Pokud je na přívodním napájecím vedení šum (zvláště pak vysokofrekvenční šum), může mít vliv na výstupní signál OZ. Míra do které je OZ ovlivněn šumem na napájecím vedení vyjadřuje činitel potlačení zvlnění napájecího napětí, neboli PSRR (Power Supply Rejection Ratio) a zpravidla je vyjádřen samostatně pro každou napájecí větev [1].

Pro PSRR platí vztah

$$PSRR = \frac{A_{OL}}{A_{PS}}, \quad (2.6)$$

kde A_{PS} značí zesílení vlivem zvlnění napájecího napětí [5].

- **šum**

Jako šum jsou označovány napěťové a proudové fluktuace, jenž mají původ v samotném operačním zesilovači. Původ šumu je v podstatě způsoben kvůli tomu, že elektrický náboj není spojitý, ale existuje po kvantech. Šum omezuje mnoho vlastností operační zesilovače, jedná se především o maximální použitelné zesílení a minimální velikost vstupního signálu. Šum je zpravidla vyjádřen v tzv. výkonové spektrální hustotě, neboli závislosti výkonu šumu na rozsah frekvencí. U integrovaných obvodů jsou významné především dva druhy šumů: růžový a bílý [5] [6].

- **Bílý šum** (neboli tepelný šum) je šum, jehož podstata spočívá v náhodném pohybu elektronů způsobeného teplem. Bílý šum je charakteristický pro konstantní výkonovou spektrální hustotu, neboli konstantním výkonem v definovaném pásmu frekvencí nezávisle na umístění tohoto pásma [5].
- **Růžový šum** (neboli šum $1/f$) je charakterizován ve výkonové spektrální hustotě závislostí na frekvenci s faktorem $1/f$ [5]. Růžový šum je dominantní především při nižších frekvencích, naopak od hraniční frekvence, při které je velikost růžového a bílého šumu shodná, začne převládat bílý šum [6].

- **činitel harmonického zkreslení**

Označovaný také jako THD (Total Harmonic Distorsion) je parametr vyjadřující zkreslení harmonického signálu. Je definován jako poměr součtu výkonů vyšších harmonických složek k základní harmonické. Zpravidla se vyjadřuje v procentech [5].

2.2 Základní stavební bloky operačního zesilovače

2.2.1 Proudové zrcadlo


Jak název napovídá, proudové zrcadlo je elektronický obvod, který generuje repliku (která může být dále zeslabena nebo zesílena) referenčního proudu. Jednoduché proudové zrcadlo je na obrázku 5. Tranzistor M_1 má spojený drain a hradlo gate, nachází se v tzv. diodové konfiguraci. Proud tekoucí do tranzistoru M_1 vytvoří na hradle odpovídající napětí, které pak nastavuje pracovní bod tranzistoru M_2 . Předpokládáme, že oba tranzistory pracují v saturaci, proto pro oba proudy platí vztah (1.10). Z čehož lze odvodit vztah pro výstupní proud I_{Out} , pro který platí

$$I_{out} = I_{Ref} \frac{(W/L)_2}{(W/L)_1} (1 + \lambda U_{OUT}), \quad (2.7)$$

a pro výstupní diferenciální odpor proudového zrcadla platí [6]

$$r_o = \frac{1}{\lambda I_{out}}. \quad (2.8)$$

Protože je výstupní diferenciální odpor závislý parametru λ , lze v omezené míře zvýšit výstupní diferenciální odpor zvětšením délky kanálu [5].




Obrázek 5: Jednoduché proudové zrcadlo s tranzistory NMOS [6]

2.2.2 Jednoduchý zesilovač

Jednodušší napěťový zesilovač se skládá z tranzistoru a zátěže. Zátěž lze realizovat buď rezistorem nebo tzv. aktivní zátěží – proudovým zrcadlem. Schéma je zobrazeno na obrázku 6. Výhodou proudového zrcadla je dosažení vyššího výstupního diferenciálního odporu při zachování velikosti proudu. Jakmile je zesilovač nastaven ve vhodném pracovním bodě, napěťová změna na vstupu zesilovače vytvoří dle vztahu (1.1) odpovídající změnu výstupního proudu tranzistoru, čímž vznikne změna úbytku napětí na výstupním odporu zesilovače. Pro zesílení jednoduchého zesilovače platí [6]


$$A_U = -g_m R_{OUT} = -g_m \frac{r_{o1} \cdot r_{o2}}{r_{o1} + r_{o2}}. \quad (2.9)$$



Obrázek 6: Jednoduchý zesilovač se vstupním tranzistorem NMOS [6]

2.2.3 Diferenční pár


Diferenční pár je tvořen dvěma tranzistory stejného typu, které spolu sdílejí source a jsou napájeny jedním proudovým zdrojem, jak je zobrazeno na obrázku 7. Jeli vstupní diferenční napětí nulové, bude proud protékající jednotlivými větvemi diferenčního páru stejný. Aplikováním diferenčního napětí na vstup diferenčního páru způsobí otevření jednoho tranzistoru a přivření druhého, vyvolaná změna proudu pak způsobí odpovídající úbytek napětí na výstupech. Úkolem diferenčního páru je také potlačovat vstupní souhlasné napětí [6].



Obrázek 7: Diferenční pár s tranzistory NMOS [6]


2.3 Struktura operačního zesilovače

Operační zesilovač se skládá ze tří základních částí, jenž lze reprezentovat diagramem na obrázku 8. První blok je diferenční stupeň který zesiluje rozdílové napětí a určuje parametry OZ jako jsou například ICMR, CMRR a vstupní offset. Součástí tohoto stupně je většinou převod diferenčního signálu na jeden výstupní. Druhý zesilovací stupeň zvyšuje diferenční zesílení. Výstupní stupeň obvykle zajišťuje nízkou výstupní impedanci a zvyšuje SR. Výstupní stupeň může být za určitých podmínek vyjmut, v tom případě se jedná o tzv. operační transkonduktanční zesilovač, neboli OTA (Operational Transconductance Amplifier). Bez výstupního stupně má OTA velkou výstupní impedanci, a proto je vhodný pouze pro vysokoimpedanční nebo kapacitní zátěž [6].



Obrázek 8: Diagram operačního zesilovače [6]

Schéma dvoustupňového OTA je uvedeno na obrázku 9. Jak je z názvu patrné, OTA se skládá ze dvou stupňů. První stupeň je tvořen tranzistorem typu PMOS M_1 a M_2 tvořící diferenční pár, tranzistorem M_3 a M_4 tvoří aktivní zátěž a převádí diferenční výstupní signál na jeden signál se společnou zemí. Funkce tranzistoru M_7 je napájet diferenční pár a tranzistor M_6 je použit jako aktivní zátěž, která spolu s tranzistorem M_5 tvoří jednoduchý zesilovač. Tranzistorem M_B pak prochází proud I_{REF} . Pomocí M_B jsou nastaveny jednotlivé proudy v proudových zrcadlech. Kapacitor C_C , označovaný jako kompenzační kapacitor, zajišťuje dostatečnou fázovou rezervu a stabilitu OTA [6].



Obrázek 9: Schéma dvoustupňového OTA [6]


2.4 Parametry dvoustupňového OTA

2.4.1 Frekvenční odezva a kompenzace

Malosignálový model nekompenzovaného OTA je uveden na obrázku 10. Každý stupeň je reprezentován transkonduktančním zdrojem a paralelně zapojenou výstupní impedancí a zatěžovacím kapacitorem. Zatěžovací kapacitory jsou důsledkem parazitních vlastností tranzistorů a kapacity výstupní zátěže. Celý obvod pak tvoří dva póly s úhlovou frekvencí dány vztahy [6]

$$p'_1 = \frac{1}{R_1 C_1}, \quad (2.10)$$

$$p'_2 = \frac{1}{R_2 C_2}. \quad (2.11)$$



Obrázek 10: Malosignálový model nekompenzovaného OTA [5]

Každý pól posouvá fázi výstupního signálu o 90° . Tyto póly jsou však relativně blízko u sebe a při vysokých frekvencích způsobují fázový posuv blízký se 180° při kladném zesílení. Při záporné zpětné vazbě by se zpětná vazba stala kladnou a obvod by přešel do oscilace [5].

Jednoduchá metoda kompenzace je přidání kapacitoru mezi výstupy prvního a druhého stupně, čímž dojde k tzv. rozštěpení pólů – pól prvního stupně, označovaný jako dominantní pól, je přenesen na nízkou frekvenci a druhý pól je posunut do vysokých frekvencí. V přenosové funkci vznikne nula nacházející se v pravé polorovině a fázový posuv způsobený nulou bude záporný, avšak fázovou rezervu nezlepší, naopak ji zhorší. Nula může představovat problém, pokud se nachází blízko tranzitní frekvence. Jeli první pól dominantní, vynásobením ho se stejnosměrným diferenčním zesílením získáme vztah pro tranzitní frekvenci, pro kterou platí

$$GBW = \frac{g_{m1}}{2\pi C_C}, \quad (2.12)$$

kde g_{m1} je transkonduktance vstupního tranzistoru diferenčního páru [5] [6].

K zajištění k minimální velikosti fázové rezervy je tak potřeba, aby pozice nedominantního pólu byla na minimálně tranzitní frekvenci. Při zanedbání velikosti parazitních kapacit tak získáme vztah pro minimální velikost kompenzační kapacity

$$C_C = \frac{g_{m1}}{g_{m5}} C_L, \quad (2.13)$$

kde jednotlivé transkonduktance odpovídají tranzistorům na obrázku 9 [5].

K eliminaci nuly existuje několik metod. Jednou z nich je přidat sledovač z druhého stupně do série s kompenzační kapacitou, ten bude blokovat proud procházející z prvního stupně OTA do druhého. Sledovač však musí dosáhnout vhodného pracovního bodu, aby byla zajištěna jeho správná funkce, výstupní napěťový rozsah druhého stupně OTA by se tak snížil [5]. Sledovač také musí pracovat na frekvencích vyšších než tranzitní frekvence OTA, jinak by v důsledku fázového posuvu došlo k rozdělení nuly na pár nula-pól [6]. Další metodou k odstranění nuly je přidání tzv. nulovacího rezistoru do série s kompenzačním kapacitorem. Místo eliminování proudu tekoucího z prvního stupně dojde ke změně jeho velikosti. V ideálním případě by nula byla tzv. vynulována – poslána do nekonečna, protože však přesnost výroby rezistorů na čipu není vysoká, bude nula spíše poslána do velmi vysokých frekvencí, to v jaké polovině se nachází, již není důležité. Pro polohu nuly s kompenzací nulovacím rezistorem platí

$$z = \frac{1}{C_C \left(\frac{1}{g_{m2}} - R_N \right)}, \quad (2.14)$$

kde R_N je hodnota nulovacího rezistoru, g_{m2} je transkonduktance zesilovacího tranzistoru druhého stupně [5] [6].

2.4.2 Vstupní napěťová nesymetrie

Vstupní napěťová nesymetrie je složena ze dvou složek: *systematické* a *náhodné*. Systematická složka je způsobena nevhodným návrhem obvodu a lze ji minimalizovat. Vycházíme-li z obr. 9, tak pro minimalizaci systematické složky platí vztah [6]

$$(W/L)_3 \cdot (W/L)_6 = \frac{1}{2} (W/L)_5 (W/L)_7. \quad (2.15)$$


Náhodná složka napěťové nesymetrie je způsobená nepřesností výroby, nesouladem tranzistorů diferenčního páru a topologií čipu (layoutu). Náhodou složku lze tedy do určité míry snížit vhodným návrhem topologie čipu [6].

3. TECHNIKY PRO NÍZKONAPĚŤOVÉ OBVODY

3.1 Rail-to-rail diferenční stupeň

Pro dosažení rozsahu vstupního souhlasného napětí pohybujícího se v celém rozsahu napájení je možné použít dva diferenční páry, každý s jiným typem vstupních tranzistorů, zapojených paralelně, jak je zobrazeno na obrázku 11. Zatímco diferenční pár s NMOS tranzistory je schopen pokrýt oblast vyššího vstupního napětí, PMOS diferenční pár dokáže pracovat se signály s nižším napětím. Aby však rail-to-rail diferenční stupeň pracoval v celém rozsahu napájení, musí být splněna podmínka (3.1) [7].

$$U_{DD} - U_{SS} \geq U_{GS,N} + U_{GS,P} + 2U_{SAT}. \quad (3.1)$$



Obrázek 11: Rail-to-rail diferenční stupeň s vyznačeným vstupním napětíovým rozsahem [7]

Pokud bude vstupní signál přibližně na střední hodnotě mezi napájecími napětími, budou pracovat oba diferenční páry, což bude mít za následek nekonstantní transkonduktanci a zesílení diferenčního stupně ve vstupním napětíovém rozsahu. Dále je tranzitní frekvence závislá na transkonduktanci vstupních tranzistorů dle vztahu (2.12), a proto by docházelo ke změně její velikosti v závislosti na úrovni vstupního napětí. K zajištění konstantní nebo alespoň přibližně shodné transkonduktance v celém vstupním rozsahu musí být její hodnota regulovaná dalšími obvodovými prvky [7].

3.2 Bulk-driven tranzistor

Bulk-driven (zkráceně BD), neboli tranzistor řízený substrátem, je metoda, při které je řídicí napětí přivedeno na substrát namísto na hradlo. Napětí na hradle je nastaveno k vytvoření vodivého kanálu. Činnost BD tranzistoru je podobná jako u tranzistoru JFET, změnou řídicího napětí dochází ke změně šířky vodivého kanálu a tím ke změně výstupního proudu tranzistoru [8]. Zatímco tranzistor řízený hradlem vyžaduje ke své správné funkci dosažení hodnoty prahového napětí, BD tranzistor žádné takové vstupní prahové napětí nemá. Transkonduktance BD tranzistoru je dána vztahem


$$g_{mb} = \frac{\gamma}{2\sqrt{|2\phi - U_{BS}|}} g_m = \frac{C_{BC}}{C_{GC}} g_m = (0,2 \rightarrow 0,4) g_m, \quad (3.2)$$

kde C_{BC} je kapacita mezi kanálem a substrátem, C_{GC} je kapacita mezi kanálem a hradlem, γ je body-effect koeficient, ϕ je Fermiho potenciál, U_{BS} je střední hodnota napětí na substrátu a g_m je transkonduktance tranzistoru řízeného hradlem. Na obrázku 12a je uveden jednoduchý zesilovač se společným sourcem řízený hradlem, na obrázku 12b je pak tento zesilovač řízen substrátem vstupního tranzistoru, hradlo gate je připojen na potenciál, který vytvoří vodivý kanál [2].

Transkonduktance BD tranzistoru je tedy nižší, proto dle vztahu (2.12) bude nižší i tranzitní frekvence, pro kterou platí

$$f_{Tb} = \frac{g_{mb}}{2\pi(C_{bs} + C_{bsub})} = (0,3 \rightarrow 0,5) f_T, \quad (3.3)$$

kde C_{bs} je parazitní kapacita mezi bulkem a sourcem a C_{bsub} je parazitní kapacita mezi bulkem (vyvedeným substrátem) a substrátem [2].



Obrázek 12: Zesilovač se společným sourcem a) řízený hradlem b) řízený substrátem [2]

Vstupní rozsah BD tranzistoru musí také být omezen, aby na přechodu bulk-source nevznikl PN přechod pólovaný v proprustném směru (tzv. latch-up), čímž by PN přechodem prošel velký proud a tranzistor by se mohl zničit. Je však bezpečné používat tuto metodu u nízkonapěťových aplikací u napájecích napětí přibližně do 0,5 V, vzhledem k tomu, že zde není dosaženo prahového napětí [2].

3.3 Floating-gate

Zkráceně FG, neboli plovoucí hradlo je metoda, při které je vstupní hradlo elektricky izolováno vrstvou izolantu a více řídicích vstupů je kapacitně připojeno na plovoucí hradlo. Floating-gate tranzistor odstraní problém s prahovým napětím tím, že na jednu z řídicích elektrod je přivedeno stejnosměrné napětí, které uvede tranzistor do vhodného pracovního bodu a tím prakticky posune prahové napětí, další vstupní elektrodou je modulován proud tranzistorem. Náboj v plovoucím hradle, který je zachycen při výrobě je elektricky izolován a může v plovoucím hradle zůstat i několik let, čímž bude způsobovat pro analogové obvody stejnosměrný offset. Tento uchovaný náboj však může být odstraněn například ultrafialovým světlem nebo vybitím plovoucího hradla při výrobě. Další problém představuje samotné plovoucí hradlo, jelikož simulační programy často mají problémy právě s plovoucími uzly, tento problém lze však částečně odstranit přidáním rezistoru s velkým odporem paralelně ke vstupní kapacitě. Na obrázku 13a je uvedena schématická značka FG tranzistoru, na obrázku 13b je pak uvedeno jeho ekvivalentní zapojení [2].

Prahové napětí FG tranzistoru je tedy dáno vztahem


$$U_{TH_{fg}} = \frac{U_{TH} - U_{bias} \cdot K_2}{K_1}, \quad (3.4)$$

kde U_{TH} je prahové napětí tranzistoru řízeného hradlem a K_1 a K_2 jsou dány vztahy

$$K_1 = \frac{C_{in}}{C_{Total}}, \quad K_2 = \frac{C_{bias}}{C_{Total}}, \quad (3.5)$$

kde C_{Total} je celková kapacita vedoucí na plovoucí hradlo a transkonduktance tranzistoru s plovoucím hradlem je dána vztahem [2]

$$g_{mfg} = K_1 g_m = \frac{C_{in}}{C_{Total}} g_m. \quad (3.6)$$



Obrázek 13: Tranzistor s plovoucím hradlem a) schématická značka b) ekvivalentní zapojení [2]

3.4 Quasi-floating-gate


Zkráceně QFG, neboli quazi plovoucí hradlo je metoda podobná jako u plovoucího hradla. U QFG je hradlo připojeno přes závěrně pólovaný PN přechod na napětí, které tranzistor uvede do vhodného pracovního bodu. Závěrně pólovaný PN přechod je zde zpravidla vytvořen tranzistorem v diodové konfiguraci, kde je jeho hradlo však připojeno na source. Výhodou QFG je úspora místa na čipu, odstranění uchovaného náboje v plovoucím hradle a vyšší transkonduktance a tranzitní frekvence oproti tranzistoru s plovoucím hradlem. Schématická značka QFG tranzistoru včetně závěrného PN přechodu je uvedena na obrázku 14a, ekvivalentní zapojení pak na obrázku 14b. Transkonduktance u QFG tranzistoru je dána vztahem [2]

$$g_{mqfg} = \frac{C_{in}}{C_{Total}} g_m. \quad (3.7)$$

Z obr. 14b je vidět, že celková kapacita C_{Total} a rezistor R_{lkg} tvoří na vstupu horní propust, jejíž šířka pásma je dána vztahem

$$f_m = \frac{1}{2\pi C_{Total} R_{lkg}}, \quad (3.8)$$

proto by mezní frekvence měl být velmi nízká pro správnou funkci, tím by hodnota odporu závěrného přechodu měla být velmi vysoká v řádech $G\Omega$ [2].




Obrázek 14: Tranzistor s QFG

a) schématická značka se závěrným PN přechodem b) ekvivalentní zapojení [2]


3.5 Flipped voltage follower

Na obrázku 15a je uveden napěťový sledovač se společným drainem. Flipped voltage follower (zkráceně FVF) je napěťový sledovač uvedený na obrázku 15b. U FVF je výstupní proud tranzistorem M_1 udržován konstantní, nezávislý na výstupním proudu zátěží, který může být i větší. Napěťové zesílení FVF je jednotkové [9].



Obrázek 15: Napěťový sledovač a) se společným drainem b) v konfiguraci FVF [9]


Flipped voltage follower může být zapojen i jako diferenční pár (obrázek 16). Impedance v uzlu X je relativně nízká, a proto napětí v tomto bodě se příliš nemění i při vyšších procházejících proudech. Jeli diferenční napětí nulové, budou shodné oba proudy procházející tranzistory M_1 a M_3 , v opačném případě bude proud tranzistorem M_3 řízený s druhou mocninou řídicího napětí [9]. Značnou výhodou je minimální napájecí napětí, to je dáno součtem prahového napětí tranzistoru M_2 a úbytkem napětí na zátěži [8].



Obrázek 16: Diferenční pár v konfiguraci FVF [9]

3.6 Stupeň ve třídě AB


Stupeň ve třídě AB je založen na činnosti zesílení výstupního signálu pomocí obou typů výstupních tranzistorů. Jednoduché zapojení stupně ve třídě AB je uvedena na obr. 17. Hlavní předností stupně ve třídě AB je velký maximální výstupní proud, jenž nezávisí na klidovém proudu a je tak dán pouze velikostí výstupního napětí, rozměry tranzistorů a vstupním napětí vedoucí do tohoto stupně. Tato provedení je velmi jednoduché a umožňuje také velký rozsah výstupního napětí. Problém tohoto zapojení je však obtížné nastavení pracovního bodu, jelikož jeho nastavení závisí na matching vlastnostech těchto tranzistorů, které jsou opačné vodivosti a také na teplotě. K nastavení pracovního bodu jsou tak potřeba další obvodové prvky [10].



Obrázek 17: Jednoduché zapojení pro stupeň ve třídě AB [10]


3.6.1 Biasing pomocí substrátu

Základní schéma využívající této metody je uvedeno na obrázku 18. Připojením vhodného napětí na bulk tranzistoru M_1 dojde ke změně vodivosti jeho kanálu [10].



Obrázek 18: Stupeň ve třídě AB s biasováním pomocí substrátu [10]


Biasovací napětí připojené na substrát může být vytvořené pomocí tzv. repliky (obrázek 19) – obvodu imitující funkci zesilovacího stupně ve třídě AB, kde je napětí na substrátu nastaveno pomocí záporné zpětné vazby. Na vstupu tohoto obvodu je napětí z předcházejícího stupně v klidovém stavu. Diferenční zesilovač pak zajišťuje takové napětí U_B , aby na výstupu tohoto stupně byla úroveň analogové země [10].



Obrázek 19: Zjednodušené schéma biasovacího obvodu založené na zpětné vazbě [10]

3.6.2 Biasing pomocí quasi-floating-gate

Zjednodušený model je uveden na obrázku 20a. Tranzistory jsou nastaveny ve vhodných pracovních bodech a změna vstupního napětí způsobí změnu řídicích napětí u obou tranzistorů. Základní zapojení pro stupeň ve třídě AB realizován pomocí QFG metody je zobrazen na obrázku 20b. Pomocí napětí U_B je nastaven pracovní bod tranzistoru M_1 pomocí rezistoru s velkým odporem zpravidla realizového pomocí tranzistoru v závěrném směru. Pomocí kapacitoru pak dochází při skokovém či střídavém vstupním signálu k modulaci hradlového napětí obou tranzistorů. Biasování tranzistoru M_1 pak může být realizováno pomocí proudového zrcadla stejným způsobem jako pro třídu A s aktivní zátěží [11] [12].




Obrázek 20: Stupeň ve třídě AB a) Zjednodušený model b) Realizace pomocí QFG [12]

3.7 Stupeň se zápornou konduktancí

Základní koncept této metody je zobrazen na obrázku 21a. Rezistor se zápornou konduktancí R_N je zapojen na výstup zesilovače a tvoří tak paralelní kombinaci s výstupní impedancí zesilovače. Z malosignálového modelu na obrázku 21b plyne zesílení zesilovače rovnicí 3.9. Bude-li se velikost R_N přibližovat výstupní konduktanci zesilovače, zvětší se jeho zesílení, teoreticky může být jeho zesílení nekonečné, je-li splněna rovnice 3.10 [13].

$$A_U = - \frac{g_{m1}}{\frac{1}{r_{ds}} + \frac{1}{R_D} + \frac{1}{R_N}}. \quad (3.9)$$

$$\frac{1}{R_N} = - \left(\frac{1}{r_{ds}} + \frac{1}{R_D} \right). \quad (3.10)$$




Obrázek 21: Zesilovač s rezistorem se zápornou konduktancí a) schéma b) malosignálový model [13]

Způsob implementace stupně se zápornou konduktancí je zobrazen na obrázku 22. Jedná se o diferenční stupeň s kříženě spojenými drainy v aktivní zátěži. Jeli obvod symetrický, pak je jeho zesílení dáno vztahem [13]

$$A_U = \frac{g_{m1}}{g_{ds1} + g_{ds3} + g_{ds6} + g_{m3} - g_{m6}} \approx \frac{g_{m1}}{g_{m3} - g_{m6}}. \quad (3.11)$$

Protože je transkonduktance velmi závislá na teplotě a přesnosti technologie procesu, může nesoulad mezi tranzistory M_3 a M_6 způsobit značnou změnu v zesílení, případně převrátit výstupní signál. Je vhodné zvolit transkonduktance takové, aby poměr g_{m6}/g_{m3} byl 0,75. Poté bude diferenční stupeň dostatečně stabilní proti možnému nesouladu mezi zvolenými transkonduktancemi [13].



3.8 Nízkonapět'ový cross bulk-driven diferenční stupeň

Schéma nízkonapětového diferenčního stupně je zobrazeno na obrázku 23. Tranzistory M_{1A} a M_{1B} tvoří diferenční pár a jejich hradla jsou připojena na hradla tranzistorů M_{2A} a M_{2B} v diodové konfiguraci. Při aplikaci diferenčního signálu dochází k modulaci prahového napětí tranzistorů M_{1A} a M_{1B} a současně tranzistorů M_{2A} a M_{2B} jenž pak modulují jejich napětí na drainu. Tímto způsobem jsou tranzistory diferenčního páru řízeny současně pomocí hradla i substrátu a je tak dosaženo vyšší transkonduktance [14].

Pokud je na tento diferenční stupeň připojen souhlasný signál a zanedbáme-li konečnou velikost výstupního odporu tranzistorů, zůstanou proudy tranzistorů M_{1A} a M_{1B} zachovány konstantní. Stejným způsobem zůstanou také konstantní i proudy tranzistorů M_{2A} a M_{2B} , čímž diferenční stupeň potlačuje souhlasný signál [14].

Mezi hlavní výhody tohoto stupně nad standardním diferenčním stupněm (obr. 7) je velký výstupní rozsah. Maximální a minimální výstupní napětí v tomto nízkonapěťovém stupni je dáno vztahy [14]

$$U_{max} = U_{DD} - U_{SAT}, \quad (3.12)$$

$$U_{min} = U_{SAT}. \quad (3.13)$$

3.10 Asymetrický self-cascode tranzistor


Zapojení asymetrického self-cascode tranzistoru je zobrazeno na obrázku 25. Tranzistor se skládá z tranzistoru M_S a M_D přičemž délka kanálu tranzistoru M_D (L_D) je m -násobek délky kanálu tranzistoru M_S (L_S). Tranzistory M_D a M_S lze pak chápat jako jeden tranzistor. Celková efektivní délka tohoto zapojení je pak [16]

$$L = L_D + L_S = (m + 1)L_S. \quad (3.14)$$

Celkový výstupní odpor tohoto tranzistoru je pak roven

$$r_{DS} = r_D + r_S + g_{mD}r_Dr_S, \quad (3.15)$$

což je asi 20krát více než při použití samostatného tranzistoru M_S . Avšak od šestinásobku délky kanálu L_D oproti L_S se již výstupní odpor celé struktury významně nezvyšuje. Délka kanálu tranzistoru M_S by se tak měla pohybovat asi ve dvojnásobku základní délky kanálu [15].




Obrázek 25: Vnitřní zapojení asymetrického self-cascode tranzistoru NMOS [16]

4. NÁVRH NÍZKONAPĚŤOVÉHO OPERAČNÍHO ZESILOVAČE

Použitá technologie při návrhu operačního zesilovače je TSMC 0.18 μm . Cílové napájecí napětí by se mělo pohybovat v rozsahu 0,3 až 0,5 V a spotřeba v desítkách nW. Nízkonapěťové operační zesilovače mají využití v biomedicínských aplikacích, kde frekvence biosignálů dosahuje až jednotek kHz, maximálně do 10 kHz [3] [4]. Velmi žádoucí je také rail-to-rail vstupní napěťový rozsah. Při návrhu se dále předpokládá výstupní zatěžovací kapacita o hodnotě 10 pF. Simulace byl provedeny v OrCad PSpice.

4.1 Návrh operačního zesilovače s FVF diferenčním stupněm

Navržená struktura je zobrazena na obrázku 26. První stupeň tvoří diferenční pár v konfiguraci flipped voltage followeru s tranzistory M_1 , M_2 a M_5 , který oproti standartnímu diferenčnímu páru (obrázek 7) vyžaduje nižší napájecí napětí. Druhý použitý stupeň s použitím tranzistorů M_6 a M_7 je ve třídě AB s QFG metodou, který má oproti třídě A vyšší rychlost přeběhu. Celý obvod je pak vytvořen s pomocí self-cascode tranzistorů pro zvýšení výstupního odporu jednotlivých tranzistorů.



Obrázek 26: Struktura operačního zesilovače s FVF diferenčním stupněm

Referenční proud tranzistorem M_B by měl být minimální a celočíselně dělitelný proudy v jednotlivých aktivních zátěžích. Jeho hodnota tak byla zvolena na 5 nA. Délka kanálu tranzistorů M_S byla zvolena na dvojnásobek základní délky na 0,4 μm a délka tranzistorů M_D pak na doporučený šestinásobek na 2,4 μm [16]. Tranzistory M_D a M_S lze pak chápat jako jeden tranzistor M s délkou kanálu 2,8 μm .

Proud ve druhém stupni bude dvojnásobný oproti prvnímu, z toho určíme minimální velikost kompenzační kapacity dle vzorce (2.13), (1.6) a (3.2) na

$$C_C = \frac{g_{m1,BD}}{g_{m7,GD}} C_L = \frac{0,3 \frac{I_{D1}}{nU_T}}{\frac{4I_{D1}}{nU_T}} 10^{-11} = \frac{0,3}{4} 10^{-11} = 0,75 \text{ pF}. \quad (4.1)$$

Tato velikost kompenzační kapacity zaručuje fázovou rezervu pouze 45°, proto je její hodnota zvolena na 1 pF. Dále určíme hodnotu proudu vstupních tranzistorů z tranzitní frekvence a velikosti kompenzační kapacity ze vztahů (2.12), (1.6) a (3.2)

$$g_{m1,GD} = GBW \cdot 2\pi C_C = 10^4 \cdot 2\pi \cdot 10^{-12} = 62,8 \text{ nS}, \quad (4.2)$$

$$I_{D1} = \frac{g_{m,GD}}{g_{m,BD}} g_{m1,GD} nU_T = \frac{1}{0,3} 62,8 \cdot 10^{-9} \cdot 1,6 \cdot 0,026 = 8,7 \text{ nA}. \quad (4.3)$$

Protože jsou vstupní tranzistory řízeny substrátem, bylo nutné ve vztahu (4.3) zahrnout tuto skutečnost a vynásobit vypočtenou transkonduktanci poměrem transkonduktance hradla a substrátu. Zvolený proud vstupními tranzistory je kvůli rezervě zvolen na přibližný dvojnásobek na 20 nA. Vstupní tranzistory M_1 a M_2 jsou ve slabé inverzi a lze pro ně použít vzorec (1.5)

$$\left(\frac{W}{L}\right)_{1,2} = \frac{I_D}{I_{D0}(U_{BS} = -0,08V)} \cdot e^{-\frac{U_{GS1}}{nU_T}} = \frac{20 \cdot 10^{-9}}{2,4 \cdot 10^{-12}} \cdot e^{-\frac{0,33}{1,6 \cdot 0,026}} = 2,99. \quad (4.4)$$

Rozměry vstupních tranzistorů byly nastaveny na hodnotu

$$\left(\frac{W}{L}\right)_{1,2} = \frac{8,4 \mu\text{m}}{2,8 \mu\text{m}}. \quad (4.5)$$

Pro rozměr W/L tranzistoru M_5 platí vztah (1.5)

$$\left(\frac{W}{L}\right)_5 = \frac{I_D}{I_{D0}} \cdot e^{-\frac{U_{GS5}}{nU_T}} = \frac{40 \cdot 10^{-9}}{4,5 \cdot 10^{-12}} \cdot e^{-\frac{0,33}{1,6 \cdot 0,026}} = 3,2. \quad (4.6)$$

Rozměry tranzistoru M_5 byly následně upraveny k dosažení přesnějšího pracovního bodu na

$$\left(\frac{W}{L}\right)_5 = \frac{15,2 \mu\text{m}}{2,8 \mu\text{m}}. \quad (4.7)$$

Pro tranzistor M_7 je zvolen dvojnásobný poměr W/L jako u tranzistoru M_5

$$\left(\frac{W}{L}\right)_7 = 2 \left(\frac{W}{L}\right)_5 = \frac{30,4 \text{ } \mu m}{2,8 \text{ } \mu m}. \quad (4.8)$$

Tranzistory M_B , M_3 , M_4 a M_6 jsou aktivní zátěže, jejichž rozměry jsou jednoduše určeny vztahem 2.7. Hodnoty C_{FG} a M_{FG} pak byly zvoleny tak, aby byla mezní frekvence vytvořené horní propusti nižší než jednotky Hz.

Tabulka 1: Navržené rozměry tranzistorů operačního zesilovače s FVF


Tranzistor	W/L [$\mu m/\mu m$]	Tranzistor	W/L [$\mu m/\mu m$]
M_{BD}	1/2,4	M_{5S}	15,2/0,4
M_{BS}	1/0,4	M_{6D}	16/2,4
M_{1D} , M_{2D}	8,4/2,4	M_{6S}	16/0,4
M_{1S} , M_{2S}	8,4/0,4	M_{7D}	30,4/2,4
M_{3D} , M_{4D}	4/2,4	M_{7S}	30,4/0,4
M_{3S} , M_{4S}	4/0,4	M_{FG}	2/0,6
M_{5D}	15,2/2,4		

Tabulka 2: Navržené kapacitory operačního zesilovače s FVF

Označení	Kapacita [pF]
C_{FG}	0,5
C_C	1

4.2 Simulace navrženého operačního zesilovače s FVF diferenčním stupněm


V první fázi je operační zesilovač zapojen jako sledovač. Vstupní napětí je krokováno od 0 V do 0,5 V. Za hodnotu analogové země je považováno napětí 250 mV.



Obrázek 27: Výsledek DC převodní charakteristiky operačního zesilovače s FVF jako sledovač


Převodní charakteristika je pak zobrazena na obrázku 27. Vstupní napěťový rozsah se pohybuje od 40 mV do 490 mV. Velikost systematického offsetu činí 9 μ V. Celková klidová spotřeba operačního zesilovače pak dosahuje 60 nW.

V následující simulaci je na vstup operačního zesilovače zapojeného jako sledovač přiveden harmonický signál o frekvenci 1 kHz a amplitudě 150 mV a 250mV. Výsledky jsou zobrazeny na obrázku 28. U obou výstupních signálů je patrný mírný fázový posuv. Činitel harmonického zkreslení pak dosahuje 0,325 % u signálu s amplitudou 150 mV a 1,96 % u signálu s amplitudou 250 mV.




Obrázek 28: Časový průběhu harmonické signálu na sledovači u operačního zesilovače s FVF

Pro simulaci frekvenční přenosové charakteristiky byl obvod zapojen podle obrázku 29. Zdroj napětí řízený napětím E_1 s jednotkovým zesílením za výstupem OZ slouží jako sledovač. Výstup z tohoto zdroje pak vede na dolní propust vedoucí do invertujícího vstupu zajišťující zápornou zpětnou vazbu, aby se operační zesilovač nedostal do saturace.




Obrázek 29: Zapojení pro simulace frekvenční přenosové charakteristiky



Obrázek 30: Frekvenční přenosová charakteristika operačního zesilovače s FVF

Provedená AC analýza je zobrazena na obrázku 30. Velikost stejnosměrného diferenčního zesílení byla určena na 72,8 dB. Tranzitní frekvence se pohybuje na frekvenci 18,8 kHz s fázovou rezervou 60,9 °.


V následující simulaci je operační zesilovač zapojen jako sledovač napětí. Na vstup je přiveden napěťový impuls o počáteční hodnotě 100 mV a maximální hodnotě 450 mV po dobu 100 μs. Výsledný časový průběh je zobrazen na obrázku 31.




Obrázek 31: Simulace skokové změny na sledovači u operačního zesilovače s FVF

Z provedené simulace byla zjištěna rychlost přeběhu na $SR_+ = 13,8 \text{ V/ms}$ a $SR_- = -51,6 \text{ V/ms}$. Asymetrie rychlostí přeběhu je způsobena různou vodivostí tranzistorů výstupního stupně v sepnutém stavu.

Dále byly odsimulovány parametry CMRR a PSRR. Schéma pro simulaci souhlasného zesílení je zobrazeno na obrázku 32a, schéma pro zesílení vlivem zvlnění napájecího napětí je pak zobrazeno na obrázku 32b. Z již odsimulované přenosové charakteristiky pak určíme tyto parametry.




Obrázek 32: Schéma pro simulace zesílení a) souhlasného signálu b) zvlnění napájecího napětí



Obrázek 33: Odsimulovaná hodnota parametrů CMRR a PSRR


Z provedené analýzy na obrázku 33 byla zjištěna velikost CMRR na 107,5 dB a PSRR na 72,2 dB. Vysoká hodnota CMRR je způsobena velkým výstupním odporem tranzistoru M_5 .

Dále byly provedeny simulace Monte Carlo. U těchto simulací byly korelovaně rozptýleny hodnoty prahových napětí obou typů tranzistorů v rozsahu 5 %. U každé ze simulací Monte Carlo bylo provedeno 500 průběhů.




Obrázek 34: Histogram systematického offsetu analýzy Monte Carlo

Výsledek simulace Monte Carlo systematického offsetu na obrázku 34 naznačuje, že jeho hodnota je rozptýlena okolo 12 μV a dosahuje pouze kladných hodnot, rozptyl systematického offsetu je však relativně malý. Na obrázku 35 jsou průběhy Monte Carlo frekvenční přenosové charakteristiky, rozpyl stejnosměrného zesílení je patrný. Histogram stejnosměrného zesílení je pak uveden na obrázku 36, kde je hodnota stejnosměrného zesílení je rozptýlena okolo 73 dB.



Obrázek 35: Průběhy MC frekvenční přenosové charakteristiky, operační zesilovač s FVF




Obrázek 36: Histogram stejnosměrného zesílení analýzy Monte Carlo

Tabulka 3: Shrnutí výsledky analýzy Monte Carlo operačního zesilovače s FVF


Parametr	Minimum	Průměr	Maximum
Systematický offset [μV]	5,8	12,4	25,7
DC zesílení [dB]	67,9	73	74,9
Tranzitní frekvence [kHz]	18,69	18,93	19,06
Fázová rezeva [$^{\circ}$]	60,7	60,9	61,1
Kladná rychlost přeběhu [V/ms]	13,3	14,8	15,5
Záporná rychlost přeběhu [V/ms]	-35,8	-50,7	-58,1
CMRR [dB]	79,7	97,5	126,3
PSRR [dB]	62	71	75,4

Poslední provedené simulace jsou teplotní analýzy. Frekvenční přenosová charakteristika byla provedena v rozsahu -20°C až 70°C po 30°C a je zobrazena na obrázku 37. Následuje závislost proudů v jednotlivých stupních v daném teplotním rozsahu na obrázku 38 a závislost systematického offsetu na teplotě na obrázku 39.




Obrázek 37: Výsledek teplotní analýzy frekvenčního přenosu, operační zesilovač s FVF

Rozptyl zesílení a fáze vlivem teploty na obrázku 37 je patrný. Velikost zesílení se pohybuje od 64,2 dB do 77,3 dB. Tranzitní frekvence pak od 16,1 kHz do 21,8 kHz.



Obrázek 38: Proudů v jednotlivých stupních v závislosti na teplotě, operační zesilovač s FVF

Téměř konstantní proudy v jednotlivých stupních v závislosti na teplotě jsou způsobeny použitím ideálního proudového zdroje jako referenci. Lze tak usoudit, že teplotní závislost proudů v jednotlivých stupních je dána především teplotní závislostí použité proudové reference.




Obrázek 39: Závislost systematického offsetu na teplotě, operační zesilovač s FVF

Závislost systematického offsetu na teplotě se jeví jako exponenciální závislost, a proto je obtížné určit bod, od kterého by se hodnota systematického offsetu začala výrazně zvyšovat. Při aproximaci krajních bodů přímkou bude její sklon $0,32 \mu\text{V}/^\circ\text{C}$.

4.3 Návrh operačního zesilovače se zápornou konduktancí

Navržená struktura je zobrazena na obrázku 40. Základem je diferenční stupeň se vstupními tranzistory M_1 a M_2 a konstantní proud dotohoto stupně zajišťuje M_{B2} . Tranzistory aktivní zátěže M_3 a M_4 jsou použity jako aktivní zátěž v diferenčním stupni. Tranzistory M_5 a M_6 vytvářejí v diferenčním stupni zápornou konduktanci, která zvyšuje jeho výstupní odpor a tím jeho zesílení. Diferenční stupeň byl poté rozšířen o zesilovací stupeň s tranzistory M_7 a M_8 pro zrcadlení proudu z diferenčního stupně na výstupní. Výstupní tranzistory M_9 a M_{10} jsou pak použity pro zesilování signálu ve druhém stupni. Obvod je tak zapojený jako symetrický operační zesilovač.



Obrázek 40: Zapojení operačního zesilovače se zápornou konduktancí

Jako u předchozího operačního zesilovače je zvolen proud prvním stupněm 40 nA a druhým stupněm 80 nA. Proud tranzistorem M_7 je zvolen na 10 nA. Vzhledem k tomu, že se na zesilování ve druhém stupni přímo podílí oba výstupní tranzistory, byla velikost kompenzační kapacity zvolena na 0,4 pF. Nejdůležitější částí tohoto návrhu jsou vhodné velikosti tranzistorů aktivní zátěže diferenčního stupně. Je třeba zajistit, aby diferenční stupeň invertoval vstupní signál. To zajistíme, pokud bude $g_{m3} > g_{m6}$. Ze zjednodušeného vztahu (3.11) vypočteme transkonduktance g_{m3} a g_{m6} takové, aby poměr g_{m6}/g_{m3} dosáhl přibližně hodnoty 0,8. Protože jsou transkonduktance tranzistorů M_3 a M_6 lineárně závislé na procházejícím proudu, bude tak přibližně platit

$$I_{M6} = 9 \text{ nA}, \quad I_{M3} = 11 \text{ nA}. \quad (4.9)$$

Rozměry aktivní zátěže tranzistorů $M_{5,6}$ vypočteme vztahem (1.5)

$$\left(\frac{W}{L}\right)_{5,6} = \frac{I_D}{I_{D0}} \cdot e^{-\frac{U_{GS5}}{nU_T}} = \frac{9 \cdot 10^{-9}}{8 \cdot 10^{-12}} \cdot e^{-\frac{0,167}{1,6 \cdot 0,026}} = 20,3. \quad (4.10)$$

Rozměr tranzistorů $M_{5,6}$ byl zvolen na hodnotu

$$\left(\frac{W}{L}\right)_{5,6} = \frac{12 \text{ } \mu m}{0,6 \text{ } \mu m}, \quad (4.11)$$

rozměr tranzistorů $M_{3,4}$ byl poté určen dle vztahu (2.7) na hodnotu

$$\left(\frac{W}{L}\right)_{3,4} = \frac{15 \text{ } \mu m}{0,6 \text{ } \mu m}. \quad (4.12)$$

Pro vstupní tranzistory M_1 a M_2 lze použít vzorec (1.5)

$$\left(\frac{W}{L}\right)_{1,2} = \frac{I_D}{I_{D0}(U_{BS} = -0,08V)} \cdot e^{-\frac{U_{GS1}}{nU_T}} = \frac{20 \cdot 10^{-9}}{2,4 \cdot 10^{-12}} \cdot e^{-\frac{0,33}{1,6 \cdot 0,026}} = 2,99. \quad (4.13)$$

Rozměry vstupních tranzistorů tak byly nastaveny na hodnotu

$$\left(\frac{W}{L}\right)_{1,2} = \frac{1,8 \text{ } \mu m}{0,6 \text{ } \mu m}. \quad (4.14)$$


Rozměry tranzistorů M_7, M_8, M_9 a M_{10} jsou aktivní zátěž a byly dále navrženy pomocí vzorce (2.7). Rozměry jsou shrnuty v následující tabulce.

Tabulka 4: Navržené rozměry tranzistorů operačního zesilovače se zápornou konduktancí

Tranzistor	W/L [$\mu m/\mu m$]	Tranzistor	W/L [$\mu m/\mu m$]
M_B	1/0,6	M_7	13,5/0,6
M_{B2}	8,4/0,6	M_8	12/0,6
M_1, M_2	1,8/0,6	M_9	95,7/0,6
M_3, M_4	15/0,6	M_{10}	109,2/0,6
M_5, M_6	12/0,6		


4.4 Simulace navrženého operačního zesilovače se zápornou konduktancí

Nejprve byla provedena stejnosměrná převodní charakteristika operačního zesilovače zapojeného jako sledovač. Z výsledku na obrázku 41 je určen vstupní napěťový rozsah od napětí 90 mV až do 440 mV. Hodnota systematického offsetu dosahuje -2 μV . Klidová spotřeba pak činí 68,5 nW.




Obrázek 41: Výsledek stejnosměrné převodní charakteristiky operačního zesilovače se zápornou konduktancí jako sledovač

Dále byly odsimulovány časové průběhy harmonického signálu o frekvenci 1 kHz a amplitudě 150 mV a 250 mV. Výsledek simulace je uveden na obrázku 42. U napětí s amplitudou 150 mV je dosaženo THD o velikosti 0,364 %, u 250 mV pak 2,16 %. Mezi vstupním a výstupním signálem je pak patrný mírný fázový posuv.




Obrázek 42: Časový průběh harmonického signálu na sledovači operačního zesilovače se zápornou konduktancí

U frekvenční přenosové charakteristiky na obrázku 43 je výsledné stejnosměrné zesílení 40 dB. Relativně nízké zesílení navrhnutého zesilovače je dáno nízkým zesílením diferenčního stupně i přes použití záporné konduktance. Tranzitní frekvence navrženého obvodu pak dosahuje 23,2 kHz s fázovou rezervou 66,9 °.




Obrázek 43: Výsledky frekvenční přenosové charakteristiky operačního zesilovače se zápornou konduktancí

V následující simulaci byla odsimulována rychlost přeběhu operačního zesilovače, časový průběh vstupního a výstupního napětí je pak zobrazen na obrázku 44. Hodnota kladné rychlosti přeběhu dosahuje 17,5 V/ms a záporná rychlost přeběhu pak -13,7 V/ms.




Obrázek 44: Skokový signál na sledovači operačního zesilovače se zápornou konduktancí

V další části byly odsimulovány parametry CMRR a PSRR, jejichž výsledky jsou zobrazeny na obrázku 45. Velikost stejnosměrného CMRR dosahuje 89,2 dB, PSRR pak 40,3 dB.




Obrázek 45: Výsledky CMRR a PSRR u operačního zesilovače se zápornou konduktancí

Dále byl provedeny simulace Monte Carlo. U histogramu systematického offsetu na obrázku 46 je jeho střední hodnota přibližně symetricky rozmístěna okolo 0 V, avšak jeho rozptyl dosahuje přes 100 μV a maximum okolo 200 μV . U frekvenční přenosové charakteristiky analýzy MC na obrázku 47 lze pozorovat minimální rozptyl zesílení a fáze, proto zde nebyl uveden histogram zesílení. Výsledky analýzy Monte Carlo jsou dále shrnuty v tabulce 5.



Obrázek 46: Histogram systematického offsetu operačního zesilovače se zápornou konduktancí




Obrázek 47: Frekvenční přenosová charakteristika analýzy MC operačního zesilovače se zápornou konduktancí


Tabulka 5: Shrnuté výsledky analýzy Monte Carlo operačního zesilovače se zápornou konduktancí

Parametr	Minimum	Průměr	Maximum
Systematický offset [μV]	-211	-8,6	210
Stejnoseměrné zesílení [dB]	39,3	40	40,2
Tranzitní frekvence [kHz]	22,6	23,2	23,9
Fázová rezeva [°]	66,7	67	68,2
Kladná rychlost přeběhu [V/ms]	17,3	17,8	18,4
Záporná rychlost přeběhu [V/ms]	-13,6	-13,8	14,1
CMRR [dB]	68	79,6	118,4
PSRR [dB]	39,6	40,2	40,5


Následně byly provedeny teplotní analýzy v rozsahu $-20\text{ }^{\circ}\text{C}$ až $70\text{ }^{\circ}\text{C}$. U teplotní analýzy frekvenční přenosové charakteristiky krokované po $30\text{ }^{\circ}\text{C}$ na obrázku 48 docházelo k rozptylu stejnosměrného zesílení od 39,6 dB do 40,1 dB a tranzitní frekvence od 20,9 kHz do 25,5 kHz. U závislosti proudů v jednotlivých stupních na teplotě na obrázku 49 se proud oběma stupni s rostoucí teplotou zvyšuje. Proud druhým stupněm se s rostoucí teplotou zvyšuje rychleji než u prvního stupně, důvodem je napájení prvního stupně přímo pomocí proudové reference přes proudové zrcadlo. Odpovídající závislost systematického offsetu na teplotě je pak zobrazena na obrázku 50, velikost teplotního driftu systematického offsetu dosahuje $7,8\text{ }\mu\text{V}/^{\circ}\text{C}$. Vyšší teplotní drift systematického offsetu navrženého operačního zesilovače je z největší části způsoben relativně nízkým zesílením celého obvodu.



Obrázek 48: Výsledek teplotní analýzy frekvenčního přenosu operačního zesilovače se zápornou konduktancí



Obrázek 49: Velikosti proudů v jednotlivých stupních v závislosti na teplotě operačního zesilovače se zápornou konduktancí



Obrázek 50: Závislost systematického offsetu v závislosti na teplotě u operačního zesilovače se zápornou konduktancí

ZÁVĚR

Tato bakalářská práce se zabývá návrhem extrémně nízkonapětového operačního zesilovače. V teoretické části je představena teorie týkající se návrhu operačního zesilovače a poté jsou uvedeny jednotlivé návrhové metody používané pro realizaci operačních zesilovačů s nízkým napájecím napětím a nízkým příkonem. V praktické části byly navrženy dva operační zesilovače dle zadaných parametrů. Oba obvody jsou navrženy ve slabé inverzi kvůli minimalizaci spotřeby. Vstupní tranzistory jsou pak buzeny substrátem k zajištění maximálního vstupního rozsahu, což má však za následek nižší transkonduktanci a tím i sníženou velikost zesílení a tranzitní frekvenci. Shrnuté výsledky navržených zesilovačů jsou pak uvedeny v tabulce 6.

První navržený operační zesilovač je složen z diferenčního stupně v konfiguraci flipped voltage followeru, jenž snižuje minimální potřebnou velikost napájecího napětí. Celý obvod je pak vytvořen pomocí asymetrických self-cascode tranzistorů, jenž zvyšují výstupní odpor těchto tranzistorů a tím i celkové zesílení obvodu, které činí 72,8 dB. Tranzitní frekvence dosahuje 18,8 kHz a obvod je tak schopen pracovat se signály v řádech jednotek kHz, které frekvence biosignálů maximálně dosahují. Spotřeba navrženého obvodu pak činí 60 nW, což odpovídá zadané hodnotě cílové spotřeby.

Základem druhého operačního zesilovače je diferenční stupeň, kde jeho aktivní zátěž generuje zápornou konduktanci, čímž je zvýšen výstupní odpor diferenčního stupně a tak zesílení celého navrženého obvodu. Samotná struktura tohoto operačního zesilovače však sama vykazuje nižší zesílení než u jiných struktur. Zesílení navrženého obvodu tak dosahuje celých 40 dB. Další nevýhodou tohoto obvodu je vyšší roztyl parametrů, především systematický offset a jeho teplotní drift, což je způsobeno nízkým zesílením operačního zesilovače. Tranzitní frekvence obvodu dosahuje 23,2 kHz a spotřeba necelých 70 nW.

Tabulka 6: Výsledky navržených operačních zesilovačů

Parametr	OZ s FVF	OZ se zápornou konduktancí
Spotřeba [nW]	60	68,5
Stejnoseměrné zesílení [dB]	72,8	40
Tranzitní frekvence [kHz]	18,8	23,2
Fázová rezerva [°]	60,9	66,9
Vstupní napětíový rozsah [mV]	< 50 ; 490 >	< 90; 440 >
Systematický offset [μV]	9	-2
Kladná rychlost přeběhu [V/ms]	13,8	17,5
Záporná rychlost přeběhu [V/ms]	-51,6	-13,7
CMRR [dB]	107,5	89,2
PSRR [dB]	72,2	40,3
THD [%] (1 kHz, 300 mV _{PP})	0,325	0,364
THD [%] (1 kHz, 500 mV _{PP})	1,96	2,16

LITERATURA

- [1] TERREL, David. *Op Amps: Design, Application, and Troubleshooting*. 2nd ed. Boston: Elsevier, 1996. ISBN 0750697024.
- [2] KHATEB, Fabian, Salma BAY ABO DABBOUS a Spyridon VLASSIS. A Survey of Non-conventional Techniques for Low-voltage Low-power Analog Circuit Design. *Radioengineering* [online]. 2013, **22**(2), 415-427.[cit. 2021-05-20]. ISSN 1805-9600. Dostupné z: https://www.radioeng.cz/fulltexts/2013/13_02_0415_0427.pdf.
- [3] MIGUEZ, Matías a Alfredo ARNAUD. Gm-C Chopper Amplifiers for Implantable Medical Devices. *Montevideo* [online]. 2008. [cit. 2021-05-20]. Dostupné z: <https://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.498.7714&rep=rep1&type=pdf>.
- [4] KHATEB, Fabian, Tomasz KULEJ, Montree KUMNGERN a Costas PSYCHALINOS. Multiple-Input Bulk-Driven MOS Transistor for Low-Voltage Low-Frequency Applications. *Circuits, Systems, and Signal Processing* [online]. 2019, **38**(6), 2829–2845. [cit. 2021-05-20]. DOI: 10.1007/s00034-018-0999-x. Dostupné z: <https://link.springer.com/article/10.1007/s00034-018-0999-x>.
- [5] GRAY, Paul R., Paul J. HURST, Stephen H. LEWIS a Robert G. MEYER. *Analysis and Design of Analog Integrated Circuits*. 5th ed. New York : John Wiley & Sons, 2009. ISBN 9780470245996.
- [6] MALOBERTI, Franco. *Analog Design for CMOS VLSI Systems*. New York : Kluwer Academic Publishers, 2003. ISBN 0792375505.
- [7] HOGERVORST, Ron a Johan H. HUIJSING. *Design of Low-Voltage, Low-Power Operational Amplifier Cells*. Dordrecht : Kluwer Academic Publishers, 1996. ISBN 9781441951656.
- [8] RAIKOS, G., S. VLASSIS, C. PSYCHALINOS. 0.5 V bulk-driven analog building blocks. *AEU - International Journal of Electronics and Communications* [online]. 2012, **66**(11), 920-927. [cit. 2021-05-20]. ISSN 1434-8411. Dostupné z: <https://www.sciencedirect.com/science/article/abs/pii/S1434841112000702>.
- [9] CARVAJAL, Ramón G., Jaime RAMIREZ-ANGULO, Antonio J. LÓPEZ-MARTÍN, Antonio TORRALBA, Juan A. G. GALÁN, Alfonso CARLOSENA a Fernando M. CHAVERO. The flipped voltage follower: A useful cell for low-voltage low-power circuit design. *Circuits and Systems I: Regular Papers, IEEE Transactions on* [online]. 2013, **52**, 1276-1291. [cit. 2021-05-20]. DOI: 10.1109/TCSI.2005.851387. Dostupné z: https://www.researchgate.net/publication/3451001_The_flipped_voltage_follower_A_useful_cell_for_low-voltage_low-power_circuit_design.

- [10] MONSURRÒ, Pietro, Salvatore PENNISI, Giuseppe SCOTTI a Alessandro TRIFIILETTI. Exploiting the Body of MOS Devices for High Performance Analog Design. *IEEE CIRCUIT AND SYSTEMS MAGAZINE* [online] 2011, **11**, 8-23. [cit. 2021-05-20]. DOI: 10.1109/MCAS.2011.942751. Dostupné z: https://www.researchgate.net/publication/230823703_Exploiting_the_Body_of_MOS_Devices_for_High_Performance_Analog_Design.
- [11] DE LA CRUZ-BLAS, Carlos A., GARDE PILAR M. a Antonio LOPEZ-MARTIN. Super class AB transconductor with slew-rate enhancement using QFG MOS techniques. *2017 European Conference on Circuit Theory and Design (ECCTD)* [online] 2017, 1-4. [cit. 2021-05-20]. DOI: 10.1109/ECCTD.2017.8093308. ISSN 2474-9672. Dostupné z: <https://ieeexplore.ieee.org/document/8093308>.
- [12] LOPEZ-MARTIN, Antonio, Maria P. GARDE, Jose M. ALGUETA-MIGUEL, Javier BESOLO-LEGARRA, Ramon G. CARVAJAL a Jaime RAMIREZ-ANGULO. Energy-Efficient Amplifiers Based on Quasi-Floating Gate Techniques. *Applied Sciences* [online] 2021, **11**(7), 1-19. [cit. 2021-05-20]. DOI: 10.3390/app11073271. ISSN 2076-3417. Dostupné z: <https://www.mdpi.com/2076-3417/11/7/3271>.
- [13] YAN, Jie a Randall L. GEIGER. A Negative Conductance Voltage Gain Enhancement Technique for Low Voltage High Speed CMOS Op Amp Design. *Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems (Cat.No.CH37144)* [online] 2000, **1**, 502-505. [cit. 2021-05-20]. DOI: 10.1109/MWSCAS.2000.951693. Dostupné z: <https://ieeexplore.ieee.org/document/951693>.
- [14] KULEJ, Tomasz. 0.5-V bulk-driven CMOS operation amplifier. *IET Circuits, Devices and Systems* [online] 2013, **7**(6), 352-360. [cit. 2021-05-20] DOI: 10.1049/iet-cds.2012.0372. Dostupné z: <https://digital-library.theiet.org/content/journals/10.1049/iet-cds.2012.0372>.
- [15] TANG, Yonghui a Randall L. GEIGER. A High-Frequency 750mV Operational Amplifier in a Standard Bulk CMOS Process. *Proceedings of the IEEE 2003 Custom Integrated Circuits Conference* [online] 2003. 689-692. [cit. 2012-05-20] DOI: 10.1109/CICC.2003.1249487. Dostupné z: <https://ieeexplore.ieee.org/document/1249487>.
- [16] WOO, Ki-Chan a Buyung-Do YANG. A 0.25-V Rail-to-Rail Three-Stage OTA. *IEEE Transactions on Circuits and Systems II: Express Briefs* [online] 2020, **67**(7), 1179-1183. DOI:10.1109/TCSII.2019.2935172. Dostupné z: <https://ieeexplore.ieee.org/document/8798977>.

SEZNAM SYMBOLŮ A ZKRATEK

Symbol	Význam	Jednotka
μ_n	mobilita nosičů náboje	$\text{m}^2/(\text{V.s})$
A_{CM}	souhlasné zesílení	dB
A_{OL}	zesílení otevřené smyčky	dB
A_{PS}	zesílení vlivem zvlnění napájecího napětí	dB
BD	tranzistor řízený substrátem	
BW	šířka pásma	Hz
C_{bias}	kapacita vstupní elektrody	F
C_{bs}	parazitní kapacita mezi bulkem a sourcem	F
C_{C}	kompenzační kapacita	F
C_{in}	kapacita vstupní elektrody	F
C_{js}	kapacita depletiční oblasti	F
CMOS	Complementary Metal-Oxide-Semiconductor	
CMRR	činitel potlačení souhlasného napětí	dB
C_{ox}	kapacita oxidové vrstvy	F
C_{sub}	kapacita substrátu	F
C_{total}	celková kapacita vedoucí na plovoucí hradlo	F
FG	tranzistor řízený plovoucím hradlem	
f	frekvence	Hz
f_{m}	mezní frekvence	Hz
f_{T}	tranzitní frekvence	Hz
f_{Tb}	tranzitní frekvence tranzistoru řízeného substrátem	Hz
FVF	Flipped Voltage Follower	
GBW	tranzitní frekvence	Hz
g_{m}	transkonduktance tranistoru	S
g_{mb}	transkonduktance tranzistoru řízeného substrátem	S
g_{mfg}	transkonduktance tranzistoru řízeného plovoucím hradlem	S
g_{mqfg}	transkonduktance tranzistoru řízeného kvazi-plovoucím hradlem	S
GND	uzemění	
ICMR	vstupní napěťový rozsah	V
I_{D}	výstupní proud tranzistoru	A
I_{D0}	závěrný proud tranzistoru	A
I_{Out}	výstupní proud	A
I_{Ref}	referenční proud	A
K	koefficient poměru vstupních kapacit	-
L	délka vodivého kanálu	m
MOS	tranzistor Metal-Oxide-Semiconductor	
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	
n	parametr sklonu	-
OTA	operační transkonduktanční zesilovač	
OZ	operační zesilovač	

P	fáze	°
PSRR	činitel potlačení zvlnění napájecího napětí	dB
QFG	kvazi-plovoucí hradlo	
R_N	nulovací rezistor	Ω
r_o	diferenciální odpor	Ω
R_{OUT}	výstupní odpor	Ω
SR	rychlost přeběhu	V/s
t	čas	s
$U_{OUT(max)}$	výstupní dynamický rozsah	V
U_d	diferenční napětí	V
U_{DD}	kladné napájecí napětí	V
U_{DS}	napětí mezi Drain - Source	V
U_{GS}	napětí mezi Gate - Source	V
U_{OUT}	výstupní napětí	V
U_{SAT}	saturační napětí	V
U_{SS}	záporné napájecí napětí	V
U_T	termoelektrické napětí	V
U_{TH}	prahové napětí	V
W	šířka vodivého kanálu	m
λ	parametr modulace délky vodivého kanálu	V ⁻¹
Ψ_s	potenciál substrátu	V